联华电子2日表示，在使用USB 2.0测试载具并成功通过硅验证之后，正式宣布更先进的22纳米制程技术就绪。

联电表示，相较于一般的USB 2.0 PHY IP，使用联电制程的测试载具所使用面积是全球最小，已展现联电技术的成熟，且新的芯片设计若要采用22纳米制程，并无需更改现有的28纳米设计架构，客户将可放心地的直接从28纳米制程转移到22纳米。

联电强调，将致力于提供世界领先的晶圆专工特殊技术，并持续推出特殊制程，以应用于快速成长的5G、物联网和车用电子等芯片市场。与原本的28纳米高介电系数/金属栅极制程相比，22纳米能再缩减10%的晶粒面积、拥有更好的功率效能比，以及强化射频性能等特点。

另外还提供了与28纳米制程相同光罩数的22纳米超低功耗版本（22ULP），以及22纳米超低泄漏版本（22ULL），将支援0.6~1.0伏特电压，协助客户在系统单芯片设计中同时享有两种技术优势。

日前联电已与ASIC设计服务商智原在22纳米制程平台上合作推出基础元件IP支援，是市场上需防漏电或长期续行的产品，如机顶盒、数字电视、监视器、穿戴式装置等物联网芯片的理想选择。

目前应用22ULP/ULL制程的基础元件IP已具备进阶的绕线架构，多样的IO元件库包括通用IO、多重电压IO、RTC IO、OSC IO和类比ESD IO，且存储器编译器还具有双电源轨功能、多重省电模式、和读写辅助功能等特色。