高效能运算领域的领导厂商arm与晶圆代工龙头台积电26日共同宣布，发布业界首款采用台积电先进的CoWoS封装解决方案，内建arm多核心处理器，并获得硅晶验证的7纳米小芯片（Chiplet）系统。

台积电表示，此款概念性验证的小芯片系统成功地展现在7纳米FinFET制程及4GHz arm核心的支援下打造高效能运算的系统单芯片（System-on-Chip,SoC）之关键技术。同时也向系统单芯片设计人员演示运作时脉4GHz的芯片内建双向跨核心网状互连功能，及在台积电CoWoS中介层上的小芯片透过8Gb/s速度相互连结的设计方法。

台积电进一步指出，不同于整合系统的每一个元件放在单一裸晶上的传统系统单芯片，将大尺寸的多核心设计分散到较小的小芯片设计更能完善支持现今的高效能运算处理器。

此高效的设计方式可让各项功能分散到以不同制程技术生产的个别微小裸晶，提供了灵活性、更好的良率、及节省成本的优势。

小芯片必须能够透过密集、高速、高频宽的连结来进行彼此沟通，才能确保最佳的效能水准，为了克服这项挑战，此小芯片系统采用台积电所开发的Low-voltage-INPackage-INterCONnect（LIPINCONTM）独特技术，资料传输速率达8Gb/s/pin，并且拥有优异的功耗效益。

另外，此款小芯片系统建置在CoWoS中介层上由双个7纳米生产的小芯片组成，每一小芯片包含4个arm Cortex–A72处理器，以及一个芯片内建跨核心网状互连汇流排，小芯片内互连的功耗效益达0.56pJ/bit、频宽密度1.6Tb/s/mm2、0.3伏LIPINCON介面速度达8GT/s且频宽速率为320GB/s。此小芯片系统于2018年12月完成产品设计定案，并已于2019年4月成功生产。

arm资深副总裁暨基础设施事业部总经理Drew Henry表示，这次与我们长期伙伴台积电协作的最新概念性验证成果，结合了台积电创新的先进封装技术与arm架构卓越的灵活性及扩充性，为将来生产就绪的基础架构系统单芯片解决方案奠定了绝佳的基础。

台积电技术发展副总经理侯永清博士表示，此款展示芯片呈现出我们提供客户系统整合能力的绝佳表现，台积电的CoWoS先进封装技术及LIPINCON互连介面能协助客户将大尺寸的多核心设计分散到较小的小芯片组，以提供更优异的良率与经济效益。arm与台积电的本次合作更进一步释放客户在云端到边缘运算的基础架构应用上高效能系统单芯片设计的创新。